И H Ф О Р М А Ц И Я
                        Ц И К Л Ы   Ш И H Ы
                             Цикл ПДП.
                           (продолжение)

        УВВ, запрашивающее режим ПДП на шине, разрешает сигнал DRQ
соответствующего канала. Если задатчиком на шине является центральный процессор
то он освобождает шину контроллеру ПДП, который, в свою очередь, извещает УВВ
разрешением сигнала -DACK о том, что начинается цикл ПДП. Так как контроллер
ПДП вырабатывает только адрес памяти, УВВ должно использовать сигналы -I/OR,
-I/OW и -DACK для приема или передачи данных в режиме ПДП.
        Цикл ПДП начинается с разрешения сигнала -DACK соответствующего канала,
а также сигнала AEN. Разрешением сигнала AEN контроллер ПДП извещает все
ресурсы о том, что адреса и командные сигналы вырабатываются контроллером ПДП,
а не центральным процессором, контроллером регенерации или внешней платой.
После разрешения командных сигналов контроллер ПДП анализирует сигнал I/O CHRDY
для определения длительности цикла.
        Если цикл удлинняется, то период удлиннения кратен удвоенному периоду
SYSCLK, хотя и не синхронизирован с SYSCLK.