Цикл доступа к ресурсу.

  Центральный процессор начинает цикл доступа к ресурсу выработкой
сигнала BALE, сообщающего всем ресурсам об истинности адреса на 
линиях SA<19..0>, а также для фиксации ресурсами адреса по линиям 
LA<23.17>. Ресурсы должны сообщать ЦП разрешением сигнала 
-MEMCS16 или -I/O CS16 о том, что цикл должен быть 16-ти 
разрядным; иначе цикл будет завершен как 8-ми разрядный.ЦП также 
вырабатывает сигналы -MEMR, -MEMW, -I/OR и -I/OW, определяющие 
тип ресурса (память или УВВ), а также направление передачи данных.
Если доступ к памяти в первом мегабайте адресного пространства, 
то также будет разрешаться сигнал -SMEMR или -SMEMW. Ресурс 
доступа, которому необходимо изменить время цикла, должен отвечать
сигналом -0WS или I/O CH RDY для информирования ЦП 
о продолжительности цикла доступа.

                      Удлинненный цикл

  Удлинненный цикл может быть выполнен ЦП или внешней платой 
(если она владеет шиной) при доступе к 8-ми или 16-ти разрядному 
УВВ или к памяти. Задатчик на шине выполняет удлинненный цикл в 
том случае, если ресурс, к которому осуществляется доступ, не 
разрешает в соответствующее время после разрешения командного 
сигнала сигнал I/O CHRDY. Задатчик продолжает разрешать командный
сигнал до тех пор, пока ресурс не разрешит сигнал I/O CHRDY. 
Период времени удлинненного цикла также кратен SYSCLK, но 
не синхронизирован с ним.